Secara teoritis, ya, tapi prosesnya tidak dianjurkan.

Pertama, mari kita lihat dua tingkat pertimbangan:
✅ Teori: Induktansi timbal yang lebih kecil Dari perspektif kinerja listrik, menyumbat vias langsung pada bantalan dapat memperpendek jalur koneksi dan mengurangi induktansi timbal,yang sangat cocok untuk sinyal kecepatan tinggi atau desain frekuensi tinggi.

Proses: Pengelasan yang buruk cenderung "tombstone"!

Mengapa batu nisan terjadi?

Jika lubang colokan tidak disegel
Selama pengelasan, pasta las mengalir keluar dari via di bawah tindakan udara panas
Kedua sisi dipanaskan tidak merata, dan komponen chip cahaya "angkat di satu sisi"

Fenomena ini disebut "efek tombstone", juga dikenal sebagai "fenomena Manhattan

02 ̨ ̨ ̨ Rekomendasi latihan: tarik pad dan kemudian pukulan!

Untuk mempertimbangkan kinerja desain dan keandalan proses, kami sangat merekomendasikan:

✅ Jangan menusuk via langsung ke pad, tetapi tarik keluar melalui routing dan kemudian menusuknya.

Hal ini dapat mengontrol induktansi timbal dan menghindari masalah kehilangan pasta solder selama pengelasan!

Pengetahuan yang diperluas: Dua kata kunci yang harus Anda ketahui

Induktansi Parasit

Dalam sirkuit frekuensi tinggi, bagian kawat atau bahkan via akan menghasilkan reaktansi induktif, yang akan berdampak buruk pada integritas sinyal.
Oleh karena itu, panjang dan jumlah vias harus diminimalkan dalam desain.

Tombstone

Selama proses aliran kembali komponen chip, karena pemanasan yang tidak merata dan kekuatan pasta solder yang tidak seimbang, satu ujung perangkat diangkat.

Faktor-faktor yang mempengaruhi termasuk:

Area pad asimetris
Lapisan pasta solder yang tidak merata
Melalui lubang yang ditusuk pada bantalan menyebabkan bocor timah

Desain via pad mungkin tampak seperti detail, tetapi secara langsung mempengaruhi hasil pengelasan dan kinerja listrik.