Dalam bidang desain perangkat keras tertanam, sirkuit daya DDR, sebagai unit catu daya inti, secara langsung mempengaruhi kinerja chip dan stabilitas perangkat jangka panjang.RK3588 menempatkan persyaratan yang ketat pada tata letak, routing, dan pemilihan komponen dari sirkuit daya VCC_DDR. Artikel ini, berdasarkan spesifikasi desain resmi,memecah aspek teknis utama desain sirkuit daya DDR dari lima dimensi inti: tuang tembaga, vias, kondensator dekopulasi, topologi jejak, dan standar lebar jejak, menyediakan referensi desain standar untuk insinyur perangkat keras.

I. Laminasi Tembaga VCC_DDR: Fokus pada "Syarat Saat Ini" untuk Memastikan Jalur Pasokan Listrik yang Tidak Terputus

Laminasi tembaga adalah "arteri utama pasokan listrik" dari sirkuit listrik DDR. Desainnya secara langsung menentukan efisiensi transmisi arus dan kontrol penurunan tegangan.:

• Memprioritaskan Perhitungan Lebar Garis yang Efektif

Laminasi tembaga yang terhubung ke pin daya RK3588 harus memenuhi persyaratan arus maksimum chip. The effective line width must be calculated in advance using the current-line width conversion formula (such as the IPC-2221 standard) to avoid localized overheating or voltage loss due to insufficient line width.

• Menghindari Terlalu Banyak Melalui Segmentasi

Vias pada jalur lapisan tembaga segmen jalur saat ini.Jumlah dan distribusi vias harus dikendalikan untuk memastikan bahwa setiap jalur perlambatan tembaga yang terhubung ke pin daya CPU adalah "lengkap dan tidak terganggu, "tanpa gangguan yang jelas.

II. Layer Change Vias dan GND Vias: "Quantity Matching" adalah kunci untuk melepaskan efisiensi kapasitor

Ketika catu daya VCC_DDR perlu dialihkan, desain via harus mengikuti prinsip "pengurangan tegangan dan perlindungan pemutusan kopling", khususnya:

• Power Vias: "Layout padat" dari 9 atau Lebih

Ketika mengganti lapisan, setidaknya 9 saluran daya dengan spesifikasi 0,5 × 0,3 mm harus ditempatkan.mengurangi penurunan tegangan yang disebabkan oleh perubahan lapisan, dan memastikan integritas daya.

• GND Vias: "Jumlah sama" dengan Power Vias

Jumlah saluran pengantar untuk kondensator pemisah harus sesuai dengan jumlah saluran daya yang sesuai.secara signifikan melemahkan kemampuan kondensator pemisah untuk menekan kebisingan catu daya dan mempengaruhi stabilitas sinyal DDR.

III. Penghapusan Desain Kondensator: "Prinsip Kedekatan + Perataan yang Tepat" Memaksimalkan Penekanan Kebisingan

Kondensator pemisah bertindak sebagai "filter kebisingan" untuk catu daya DDR.Penempatan mereka secara langsung menentukan efisiensi penyaringan dan harus mematuhi spesifikasi berikut (lihat diagram untuk pemahaman yang lebih jelas):

• Core Pin Capacitors: Perataan belakang yang tepat

Seperti yang ditunjukkan dalam "Gambar : Diagram skematik RK3588 Chip VCC_DDR Power Pin Decoupling Capacitors," kondensator dekopulasi dekat RK3588 VCC_DDR pin daya dalam skematik harus ditempatkan di bagian belakang PCB sesuai dengan pin dayaHal ini mencapai jalur koneksi terpendek antara pin dan kondensator, dengan cepat menyerap kebisingan frekuensi tinggi di dekat pin.

• Kondensator GND PAD: "Dekat" dengan pin GND pusat chip

PAD GND dari kondensator pemutus kopling harus ditempatkan sedekat mungkin dengan pin GND pusat chip RK3588 untuk memperpendek jalur grounding, mengurangi impedansi grounding,dan mencegah kebisingan dari kopling ke sinyal lain melalui loop grounding.

• Kondensator lainnya: tata letak "dekat dengan chip"

Kapasitor pemisah yang tersisa untuk pin non-inti harus ditempatkan sedekat mungkin dengan chip RK3588, mengikuti logika tata letak dalam "Gambar:Penempatan kondensator pemisah pada bagian belakang pin catu daya," memastikan bahwa semua kondensator secara efektif menekan kebisingan pada bus daya.

IV. Power Pin Routing: "One Hole, One Pin + Tile Topology" mengoptimalkan distribusi arus

Routing pin daya VCC_DDR dari RK3588 membutuhkan desain "pencocokan tepat + optimasi topologi". Standar spesifik adalah sebagai berikut:

• Pin dan Via: Satu-ke-satu korespondensi:

Setiap pin daya VCC_DDR harus sesuai dengan via independen untuk menghindari distribusi arus yang tidak merata dan kekurangan daya lokal yang disebabkan oleh beberapa pin berbagi vias.

• Routing lapisan atas:

Tile Cross-Connection: Seperti yang ditunjukkan dalam "Figure VCC_DDR & VDDQ_DDR Power Pin 'Tile' Chain", routing lapisan atas harus menggunakan topologi 'tile'.Dianjurkan bahwa lebar jalur dikendalikan pada 10mil untuk menyeimbangkan kapasitas yang saat ini membawa dan rute kebutuhan ruang.

• LPDDR4x Mode: Solusi Koneksi Dedikasi

Ketika menggunakan RK3588 dengan memori LPDDR4x, tata letak yang ditunjukkan dalam "Gambar: RK3588 Chip LPDDR4x Mode VCC_DDR/VCC0V6_DDR Power Pin Routing and Vias" must be followed to adapt to the power supply characteristics of LPDDR4x and ensure the stability of high-frequency memory operation.

V. Luas jejak dan cakupan tembaga: Pengelolaan zona, penyeimbangan arus dan ruang

Lebar jejak dan cakupan tembaga dari catu daya VCC_DDR harus dirancang sesuai dengan "Area CPU" dan "Area Periferal", sambil berkoordinasi dengan routing sinyal lainnya.Persyaratan khusus adalah sebagai berikut::

• Standar lebar jejak yang keras

1. Area CPU (di sekitar pin daya): lebar jejak tidak boleh kurang dari 120mil untuk memenuhi persyaratan saat ini dari pasokan daya terpusat ke pin chip;
2. Area Periferal (jalur dari input daya ke CPU): Lebar jejak tidak boleh kurang dari 200mil untuk mengurangi kehilangan tegangan pada jarak yang jauh.

• Desain Lapisan Tembaga yang Dipilih

Menggunakan cakupan tembaga area besar alih-alih jejak tipis bila memungkinkan. Meningkatkan area tembaga lebih mengurangi impedansi dan penurunan tegangan, meningkatkan stabilitas pasokan listrik.

• Penghindaran Sinyal Lain

Via sinyal non-DDR harus ditempatkan secara teratur dan menghindari penempatan acak." Ini adalah untuk memungkinkan ruang yang cukup untuk kekuatan tembaga tuang dan untuk meminimalkan kerusakan tanah tembaga tuang yang disebabkan oleh vias, memastikan integritas permukaan tanah (lihat Gambar).

Ringkasan: "Logika Inti" dari Desain Sirkuit Daya DDR

Inti dari desain sirkuit daya RK3588 DDR adalah untuk menyediakan lingkungan pasokan listrik yang stabil dan bersih untuk memori DDR melalui "pengendalian arus yang tepat, impedansi jalur yang diminimalkan,dan penghapusan kebisingan yang efisienLima titik kunci ini saling terkait. dari tuang tembaga dan vias untuk penempatan kondensator dan jejak topologi,Setiap langkah harus mematuhi spesifikasi untuk menghindari masalah seperti kecelakaan perangkat, kesalahan memori, dan fluktuasi kinerja karena kelalaian dalam detail.

Untuk insinyur perangkat keras, dalam desain yang sebenarnya adalah perlu untuk menggabungkan spesifikasi dengan praktek teknik,dengan mempertimbangkan skenario aktual seperti jumlah lapisan PCB dan ruang tata letak, sementara juga menggunakan alat simulasi (seperti Altium Designer).Fungsi analisis integritas daya memverifikasi efektivitas desain dan memastikan keandalan dan stabilitas produk akhir.